設計/接続ルール・チェッキング
Live DRC and CRC Display

DRCエラーのLive表示とCRCエラーなしの確認

マニュアル配線時にはARESは配置した各トラックをチェックして、もし、何か設計ルール(物理的/電気的）が壊れている場合は警告が表示されます。 あなたは完全に層によって、および/または戦略でルールを設定したり、ボード上の戦略と行動を支配するルールを作成し、 ボードの制約を完全にカスタマイズすることができ、レイヤーと/又は、戦略、又は、ボード上の戦略と動作を支配する ルールをセッティングすることが出来ます。

ボードの接続とデザイン・ルール・ステータスの両方のLive表示がARESのボトムにあるステータス・バーに用意されています。 どちらかをクリックしますと不十分や余分な接続をリスティングしたレポートを生成 - リストのエントリーをダブル・クリック しますとARESはPCBのエラーの位置を正確に示すためにズームインします。

Design Rule Manager

デザイン・ルール・マネージャーの信号ネット・クラスのためのボード制約の構成

最後に、プリプロダクションのチェックは製造出力前に実行され、自動化された品質保証チェックになるように設計されています。 さらに接続性と設計ルールをテストするために完全に別のコードパスを通じてゾーンの配置と整合性をテストし 一般的な設計ミスのための別々のテストを実行します。

UK